- ESR dalam Kapasitor
- Mengukur ESR dalam Kapasitor
- Bagaimana ESR mempengaruhi Prestasi Kapasitor
- ESL dalam kapasitor
- Mengukur ESL kapasitor
- Bagaimana ESL mempengaruhi Output Kapasitor
- Kepentingan praktikal ESR dan ESL
Komponen elektronik yang paling banyak digunakan dalam reka bentuk elektronik adalah Resistor (R), Kapasitor (C), dan Induktor (L). Sebilangan besar daripada kita mengetahui asas-asas ketiga komponen pasif ini dan cara menggunakannya. Secara teori (dalam keadaan ideal) kapasitor boleh dianggap sebagai kapasitor tulen dengan hanya sifat kapasitif, tetapi dalam praktiknya kapasitor juga akan mempunyai beberapa sifat resistif dan induktif yang digabungkan dengannya, yang kita sebut sebagai rintangan parasit atau induktansi parasit. Ya, seperti parasit, sifat rintangan dan induktansi yang tidak diingini berada di dalam kapasitor yang menghalangnya daripada berperilaku seperti kapasitor tulen.
Oleh itu semasa merancang jurutera litar, terutamanya mempertimbangkan bentuk komponen yang ideal, dalam hal ini kapasitansi dan kemudian bersama dengannya komponen parasit (Induktansi dan rintangan) juga dianggap bersesuaian dengannya. Rintangan parasit ini disebut sebagai Rintangan Siri Setara (ESR) dan induktansi parasit disebut sebagai Induktansi siri Setara (ESL) Nilai induktansi dan rintangan ini akan sangat kecil, sehingga dapat diabaikan dalam reka bentuk sederhana. Tetapi dalam beberapa aplikasi daya tinggi atau frekuensi tinggi nilai ini sangat penting dan jika tidak dipertimbangkan dapat mengurangkan kecekapan komponen atau menghasilkan hasil yang tidak dijangka.
Dalam artikel ini kita akan mengetahui lebih lanjut mengenai ESR dan ESL ini, bagaimana mengukurnya dan bagaimana ia boleh mempengaruhi litar. Mirip dengan ini Induktor juga akan mempunyai beberapa sifat parasit yang berkaitan dengannya disebut DCR yang akan kita bincangkan dalam artikel lain pada waktu lain.
ESR dalam Kapasitor
Kapasitor ideal dalam siri dengan rintangan dipanggil ketahanan siri kapasitor setara. Rintangan siri yang setara atau ESR dalam kapasitor adalah rintangan dalaman yang muncul secara bersiri dengan kapasitansi peranti.
Mari lihat simbol di bawah , yang mewakili ESR kapasitor. Simbol kapasitor mewakili kapasitor ideal dan perintang sebagai rintangan siri yang setara. Perintang dihubungkan secara bersiri dengan kapasitor.
An kapasitor ideal tidak hilang, bermakna caj kedai kapasitor dan menyampaikan jumlah yang sama caj sebagai output. Tetapi di dunia nyata, kapasitor mempunyai nilai rintangan dalaman yang terhad. Rintangan ini berasal dari bahan dielektrik, kebocoran pada penebat atau pemisah. Selain itu, rintangan siri setara atau ESR akan mempunyai nilai yang berbeza dalam pelbagai jenis kapasitor berdasarkan nilai kapasitansi dan pembinaannya. Oleh itu kita harus mengukur nilai ESR ini secara praktikal untuk menganalisis ciri lengkap kapasitor.
Mengukur ESR dalam Kapasitor
Mengukur ESR kapasitor agak sukar kerana rintangan bukan rintangan DC tulen. Ini disebabkan oleh sifat kapasitor. Kapasitor menyekat DC dan melepasi AC. Oleh itu, meter ohm standard tidak boleh digunakan untuk mengukur ESR. Terdapat meter ESR khusus yang tersedia di pasaran yang boleh berguna untuk mengukur ESR kapasitor. Meter ini menggunakan arus bolak-balik, seperti gelombang persegi dalam frekuensi tertentu di seluruh kapasitor. Berdasarkan perubahan frekuensi isyarat, nilai ESR kapasitor dapat dikira. Kelebihan dengan kaedah ini ialah, kerana ESR diukur secara langsung melintasi dua terminal kapasitor, ia dapat diukur tanpa melepaskannya dari papan litar.
Kaedah teori lain untuk mengira ESR kapasitor adalah dengan mengukur voltan Ripple dan arus Ripple kapasitor dan kemudian nisbah keduanya akan memberikan nilai ESR dalam kapasitor. Walau bagaimanapun, model pengukuran ESR yang lebih biasa adalah menggunakan sumber arus bolak ke seluruh kapasitor dengan rintangan tambahan. Litar kasar untuk mengukur ESR ditunjukkan di bawah
Vs adalah sumber gelombang sinus dan R1 adalah rintangan dalaman. Kapasitor C adalah kapasitor Ideal sedangkan R2 adalah Ketahanan Seri Setara kapasitor ideal C. Satu perkara yang perlu diingat adalah bahawa dalam model pengukuran ESR ini, induktansi plumbum kapasitor diabaikan dan ia tidak dianggap sebagai sebahagian daripada litar.
The rangkap pindah litar ini boleh digambarkan dalam di bawah formula-
Dalam persamaan di atas, ciri lulus tinggi litar dicerminkan; pendekatan fungsi pemindahan dapat dinilai lebih lanjut sebagai -
H (s) ≈ R2 / (R2 + R1) ≈ R2 / R1
Pendekatan di atas sesuai untuk operasi frekuensi tinggi. Pada ketika ini, litar mula melemahkan dan bertindak sebagai pelemahkan.
Faktor pelemahan dapat dinyatakan sebagai -
⍺ = R2 / (R2 + R1)
Faktor pelemahan ini dan rintangan dalaman penjana gelombang sinus R1 dapat digunakan untuk mengukur kapasitor ESR.
R2 = ⍺ x R1
Oleh itu, penjana fungsi boleh berguna untuk mengira ESR kapasitor.
Biasanya, nilai ESR berkisar antara beberapa miliohms hingga beberapa ohm. Kapasitor elektrolitik aluminium dan tantalum mempunyai ESR yang tinggi berbanding dengan jenis kotak atau kapasitor seramik. Walau bagaimanapun, kemajuan moden dalam teknologi pembuatan kapasitor memungkinkan untuk mengeluarkan kapasitor ESR yang sangat rendah.
Bagaimana ESR mempengaruhi Prestasi Kapasitor
Nilai ESR kapasitor adalah faktor penting untuk output kapasitor. Kapasitor ESR tinggi menghilangkan haba dalam aplikasi arus tinggi dan hayat kapasitor akhirnya berkurang, yang juga menyumbang kepada kerosakan fungsi litar elektronik. Dalam bekalan kuasa, di mana arus tinggi menjadi perhatian, kapasitor ESR rendah diperlukan untuk tujuan penapisan.
Bukan hanya dalam operasi berkaitan bekalan kuasa tetapi nilai ESR rendah, juga penting untuk litar berkelajuan tinggi. Dalam frekuensi operasi yang sangat tinggi, biasanya antara ratusan MHz hingga beberapa GHz, ESR kapasitor memainkan peranan penting dalam faktor penyampaian kuasa.
ESL dalam kapasitor
Sama seperti ESR, ESL juga merupakan faktor penting bagi kapasitor. Seperti yang dibincangkan sebelumnya, kapasitor dalam keadaan sebenar tidak sesuai. Terdapat rintangan sesat dan induktansi sesat. Model kapasitor ESL khas ditunjukkan di bawah. Kapasitor C adalah kapasitor ideal dan induktor L adalah induktansi siri yang dihubungkan secara bersiri dengan kapasitor ideal.
Biasanya, ESL sangat bergantung pada gelung semasa; peningkatan gelung semasa juga meningkatkan ESL dalam kapasitor. Jarak antara penghentian plumbum dan titik penghubung litar (termasuk pad atau trek) juga mempengaruhi ESL pada kapasitor kerana jarak penamatan yang meningkat juga meningkatkan gelung arus sehingga menghasilkan induktansi siri Equivalent yang tinggi.
Mengukur ESL kapasitor
Pengukuran ESL dapat dilakukan dengan mudah dengan memerhatikan impedans berbanding plot frekuensi yang diberikan oleh lembaran data pengeluar kapasitor. Impedansi kapasitor berubah apabila frekuensi merentas kapasitor berubah. Dalam situasi tersebut, ketika pada frekuensi tertentu reaktansi kapasitif dan reaktansi induktif sama, ia disebut sebagai 'titik lutut'.
Pada ketika ini, kapasitor sendiri bergema. ESR kapasitor menyumbang untuk meratakan plot impedans sehingga kapasitor mencapai titik 'lutut' atau pada frekuensi bergema sendiri. Selepas titik lutut, impedans kapasitor mula meningkat kerana ESL kapasitor.
Gambar di atas adalah plot Impedance vs Frequency MLCC (Kapasitor seramik pelbagai lapisan). Tiga kapasitor, kelas 100nF, 1nF X7R dan kapasitor kelas 1nF NP0 ditunjukkan. Titik 'lutut' dapat dikenali dengan mudah di titik bawah plot berbentuk V.
Setelah frekuensi titik lutut dikenal pasti, ESL dapat diukur dengan formula di bawah
Kekerapan = 1 / (2π√ (ESL x C))
Bagaimana ESL mempengaruhi Output Kapasitor
Output kapasitor menurun dengan peningkatan ESL, sama seperti ESR. ESL yang meningkat menyumbang kepada aliran arus yang tidak diingini dan menghasilkan EMI, yang seterusnya menimbulkan kerosakan dalam aplikasi frekuensi tinggi. Dalam sistem berkaitan bekalan kuasa, induktansi parasit menyumbang kepada voltan riak yang tinggi. Voltan riak berkadar dengan nilai ESL kapasitor. Kapasitor nilai ESL yang besar juga dapat mendorong bentuk gelombang berdering, menjadikan litar berperilaku ganjil.
Kepentingan praktikal ESR dan ESL
Gambar di bawah memberikan model sebenar ESR dan ESL dalam kapasitor.
Di sini, Kapasitor C adalah kapasitor yang ideal, perintang R adalah Rintangan Siri Setara dan induktor L adalah Induktansi Siri Setara. Menggabungkan ketiga-tiga kapasitor sebenar dibuat.
ESR dan ESL bukan ciri kapasitor yang begitu menyenangkan, yang menyebabkan pelbagai penurunan prestasi dalam litar elektronik, terutamanya dalam aplikasi frekuensi tinggi dan arus tinggi. Nilai ESR yang tinggi menyumbang kepada prestasi yang buruk kerana kehilangan kuasa yang disebabkan oleh ESR; kehilangan kuasa dapat dikira menggunakan Undang-undang kuasa I 2 R di mana R adalah nilai ESR. Bukan hanya ini, suara dan penurunan voltan tinggi juga berlaku disebabkan oleh nilai ESR yang tinggi seperti di undang-undang Ohms. Teknologi pembuatan kapasitor moden mengurangkan nilai ESR dan ESL kapasitor. Peningkatan besar dapat dilihat pada kapasitor multilayer versi SMD hari ini.
Kapasitor nilai ESR dan ESL yang lebih rendah lebih disukai sebagai penapis output dalam menukar rangkaian bekalan kuasa atau reka bentuk SMPS kerana frekuensi pensuisan tinggi dalam kes ini, biasanya hampir dengan beberapa MH z mulai dari beratus-ratus kHz. Oleh kerana itu kapasitor input dan kapasitor penapis output harus berada dalam nilai ESR rendah sehingga riak frekuensi rendah tidak memberi kesan pada prestasi keseluruhan unit bekalan kuasa. ESL kapasitor juga perlu rendah, sehingga impedans kapasitor tidak berinteraksi dengan frekuensi beralih bekalan kuasa.
Dalam bekalan kuasa kebisingan rendah, di mana suara perlu ditekan dan tahap penapis output harus rendah jumlahnya, kapasitor ESR super rendah berkualiti tinggi dan ESL rendah berguna untuk output lancar dan penyampaian daya yang stabil ke Beban. Dalam aplikasi seperti itu, elektrolit polimer adalah pilihan yang sesuai dan biasanya disukai daripada kapasitor Elektrolit Aluminium.