555 Timer IC adalah salah satu IC yang biasa digunakan di kalangan pelajar dan penggemar hobi. Terdapat banyak aplikasi IC ini, kebanyakannya digunakan sebagai alat penggetar seperti, MULTIVIBRATOR ASTAB, MULTIVIBRATOR MONOSTABLE, dan MULTIVIBRATOR BISTABLE. Anda boleh mencari di sini beberapa litar berdasarkan 5555 IC. Tutorial ini merangkumi pelbagai aspek dari 555 Timer IC dan menerangkan cara kerjanya secara terperinci. Oleh itu, mari kita fahami apa itu penggetar astabel, monostable dan bistable.
MULTIVIBRATOR BERTUGAS
Ini bermaksud tidak akan ada tahap stabil pada output. Jadi output akan berayun antara tinggi dan rendah. Karakter output tidak stabil ini digunakan sebagai output jam atau gelombang persegi untuk banyak aplikasi.
MULTIVIBRATOR MUNGKIN
Ini bermaksud akan ada satu keadaan stabil dan satu keadaan tidak stabil. Keadaan stabil boleh dipilih sama ada tinggi atau rendah oleh pengguna. Sekiranya output stabil dipilih tinggi, maka pemasa selalu berusaha meletakkan output tinggi. Oleh itu, apabila gangguan diberikan, pemasa akan menjadi rendah untuk waktu yang singkat dan kerana keadaan rendah tidak stabil, ia akan menjadi tinggi selepas waktu itu. Sekiranya keadaan stabil dipilih rendah, dengan gangguan output akan tinggi untuk waktu yang singkat sebelum turun ke tahap rendah.
MULTIVIBRATOR BISNES
Ini bermaksud kedua-dua keadaan output stabil. Dengan setiap gangguan output berubah dan kekal di sana. Contohnya output dianggap tinggi sekarang dengan gangguan ia menjadi rendah dan tetap rendah. Dengan gangguan seterusnya, ia akan meningkat.
Ciri-ciri Penting 555 Timer IC
NE555 IC adalah peranti 8 pin. Ciri elektrik pemasa yang penting adalah bahawa ia tidak boleh dikendalikan di atas 15V, ini bermaksud voltan sumber tidak boleh lebih tinggi daripada 15v. Kedua, kita tidak dapat memperoleh lebih daripada 100mA dari cip. Sekiranya tidak mengikutinya, IC akan terbakar dan rosak.
Penjelasan Kerja
Pemasa pada dasarnya terdiri daripada dua blok bangunan utama dan ia adalah:
1. Pembanding (dua) atau dua op-amp
2. Satu flip-flop SR (tetapkan semula flip-flop)
Seperti yang ditunjukkan dalam gambar di atas hanya terdapat dua komponen penting dalam pemasa, mereka adalah pembanding dan flip-flop. Mari kita fahami apa itu pembanding dan flip flop.
Pembanding: pembanding hanyalah peranti yang membandingkan voltan pada terminal input (terminal pembalik (- VE) dan terminal bukan pembalik (+ VE)). Jadi bergantung pada perbezaan terminal positif dan terminal negatif pada port input, output pembanding ditentukan.
Sebagai contoh pertimbangkan voltan terminal input positif menjadi + 5V dan voltan terminal input positif menjadi + 3V. Perbezaannya ialah, 5-3 = + 2v. Oleh kerana perbezaannya positif, kita mendapat voltan puncak positif pada output pembanding.
Sebagai contoh lain, jika voltan terminal positif ialah + 3V dan voltan terminal input negatif menjadi + 5V. Perbezaannya ialah + 3- + 5 = -2V, kerana perbezaan voltan masukan adalah negatif. Keluaran pembanding adalah voltan puncak negatif.
Jika sebagai contoh anggap terminal input positif sebagai INPUT dan terminal input negatif sebagai RUJUKAN seperti yang ditunjukkan pada gambar di atas. Jadi perbezaan voltan antara INPUT dan RUJUKAN adalah positif kita mendapat output positif dari pembanding. Sekiranya perbezaannya negatif maka kita akan mendapat negatif atau mendasarkan pada output pembanding.
Flip-Flop: Flip-flop adalah sel memori, ia dapat menyimpan satu bit data. Dalam gambar tersebut kita dapat melihat jadual kebenaran SR flip-flop.
Terdapat empat keadaan untuk flip-flop untuk dua input; namun kita hanya perlu memahami dua keadaan flip-flop untuk kes ini.
| S | R | Q | Q '(bar Q) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Sekarang seperti yang ditunjukkan dalam jadual, untuk input set dan set semula, kita mendapat output masing-masing. Sekiranya terdapat nadi pada pin set dan tahap rendah pada tetapan semula, maka flip-flop menyimpan nilai satu dan meletakkan logik tinggi di terminal Q. Keadaan ini berterusan sehingga pin reset mendapat nadi sementara pin set mempunyai logik rendah. Ini menetapkan semula flip-flop sehingga output Q menjadi rendah dan keadaan ini berterusan sehingga flip-flop ditetapkan semula.
Dengan cara ini flip-flop menyimpan satu bit data. Di sini perkara lain ialah bar Q dan Q selalu bertentangan.
Dalam pemasa, pembanding dan flip-flop disatukan.
Pertimbangkan 9V dibekalkan ke pemasa, kerana pembahagi voltan yang dibentuk oleh rangkaian perintang di dalam pemasa seperti yang ditunjukkan dalam rajah blok; akan ada voltan pada pin pembanding. Oleh itu, kerana rangkaian pembahagi voltan, kita akan mempunyai + 6V di terminal negatif pembanding. Dan + 3V di terminal positif pembanding kedua.
Satu perkara lain adalah pembanding satu output dihubungkan untuk menetapkan semula pin flip-flop, jadi pembanding satu output naik tinggi dari rendah maka flip-flop akan diset semula. Sebaliknya output pembanding kedua disambungkan ke set pin flip-flop, jadi jika output perbandingan kedua naik tinggi dari set flip-flop rendah dan simpan SATU.
Sekarang jika kita perhatikan dengan teliti, untuk voltan kurang dari + 3V pada pin pemicu (input negatif pembanding kedua), output pembanding turun dari tinggi seperti yang dibincangkan sebelumnya. Nadi ini menetapkan flip-flop dan menyimpan nilai satu.
Sekarang jika kita menggunakan voltan lebih tinggi daripada + 6V pada pin ambang (input positif pembanding satu), output pembanding berubah dari rendah ke tinggi. Denyut ini menetapkan semula flip-flop dan flip-flip store sifar.
Perkara lain berlaku semasa menetapkan semula flip-flop, apabila ia menetapkan semula pin pelepasan disambungkan ke tanah semasa Q1 dihidupkan. Transistor Q1 dihidupkan kerana Qbar tinggi pada tetapan semula dan disambungkan ke pangkalan Q1.
Dalam konfigurasi astable kapasitor yang disambungkan di sini habis selama ini dan oleh itu output pemasa akan rendah selama ini. Dalam konfigurasi astable masa semasa kapasitor mengecas voltan pin pemicu akan kurang dari + 3V dan oleh itu flip-flop akan simpan satu dan output akan tinggi.
Dalam konfigurasi astable seperti yang ditunjukkan dalam gambar, Frekuensi isyarat output bergantung pada RA, perintang RB dan kapasitor C. Persamaan diberikan sebagai, Kekerapan (F) = 1 / (Tempoh masa) = 1.44 / ((RA + RB * 2) * C).
Di sini RA, RB adalah nilai rintangan dan C adalah nilai kapasitansi. Dengan meletakkan nilai rintangan dan kapasitansi dalam persamaan di atas, kita memperoleh frekuensi gelombang kuasa keluaran.
Masa logik Aras Tinggi diberikan sebagai, TH = 0.693 * (RA + RB) * C
Masa logik Tahap Rendah diberikan sebagai, TL = 0.693 * RB * C
Nisbah tugas gelombang persegi output diberikan sebagai, Duty Cycle = (RA + RB) / (RA + 2 * RB).
555 Rajah dan Huraian Pin Pemasa
Sekarang seperti yang ditunjukkan dalam gambar, terdapat lapan pin untuk IC Timer 555 iaitu, 1. Tanah.
2. Pencetus.
3. Keluaran
4. Tetapkan semula.
5. kawalan
6. ambang.
7. Pelepasan
8. Kuasa atau Vcc
Pin 1. Ground: Pin ini tidak mempunyai fungsi khas seperti sebelumnya. Ia disambungkan ke tanah seperti biasa. Agar pemasa berfungsi, pin ini mesti dan harus dihubungkan ke tanah.
Pin 8. Kuasa atau VCC: Pin ini juga tidak mempunyai fungsi khas. Ia disambungkan ke voltan positif. Agar pemasa berfungsi, pin ini mesti disambungkan ke voltan positif dari julat + 3.6v hingga + 15v.
Pin 4. Reset: Seperti yang telah dibincangkan sebelumnya, terdapat flip-flop pada timer chip. Output flip-flop mengawal output cip pada pin3 secara langsung.
Reset pin disambungkan terus ke MR (Master Reset) flip-flop. Pada pemerhatian kita dapat memerhatikan bulatan kecil di MR flip-flop. Gelembung ini mewakili pin MR (Master Reset) adalah pencetus RENDAH yang aktif. Ini bermaksud untuk flip-flop untuk menetapkan semula voltan pin MR mesti dari TINGGI ke RENDAH. Dengan logik langkah turun ini, flip-flop hampir tidak diturunkan ke RENDAH. Oleh itu, output menjadi RENDAH, tanpa mengira pin apa pun.
Pin ini disambungkan ke VCC agar flip-flop berhenti daripada menetapkan semula keras.
Pin 3. OUTPUT: Pin ini juga tidak mempunyai fungsi khas. Pin ini diambil dari konfigurasi PUSH-PULL yang dibentuk oleh transistor.
Konfigurasi push pull ditunjukkan dalam gambar Asas dua transistor disambungkan ke output flip-flop. Oleh itu, apabila logik tinggi muncul pada output flip-flop, transistor NPN menyala dan + V1 muncul pada output. Apabila logik muncul pada output flip-flop RENDAH, transistor PNP dihidupkan dan output diturunkan ke tanah atau –V1 muncul pada output.
Oleh itu bagaimana konfigurasi push-pull digunakan untuk mendapatkan gelombang persegi pada output dengan logik kawalan dari flip-flop. Tujuan utama konfigurasi ini adalah untuk mengurangkan beban flip-flop. Nah flip-flop jelas tidak dapat memberikan 100mA pada output.
Baiklah hingga sekarang kita membincangkan pin yang tidak mengubah keadaan output pada keadaan apa pun. Selebihnya empat pin adalah istimewa kerana mereka menentukan keadaan output dari timer chip, kita akan membincangkannya masing-masing sekarang.
Pin 5. Pin Pengawal: Pin kawalan disambungkan dari pin input negatif pembanding.
Pertimbangkan untuk kes yang voltan antara VCC dan GROUND adalah 9v. Kerana pembahagi voltan dalam cip seperti yang diperhatikan pada gambar3 halaman 8, voltan pada pin kawalan akan menjadi VCC * 2/3 (untuk VCC = 9, voltan pin = 9 * 2/3 = 6V).
Fungsi pin ini untuk memberi pengguna kawalan langsung terhadap pembanding pertama. Seperti yang ditunjukkan dalam gambar di atas, output pembanding dimasukkan ke set semula flip-flop. Pada pin ini kita boleh meletakkan voltan yang berbeza, katakan jika kita menghubungkannya ke + 8v. Sekarang yang berlaku ialah, voltan pin THRESHOLD mesti mencapai + 8V untuk menetapkan semula flip-flop dan menyeret output ke bawah.
Untuk kes biasa, V-out akan menjadi rendah apabila kapasitor mendapat pengisian sehingga 2 / 3VCC (+ 6V untuk bekalan 9V). Sekarang kerana kita memasang voltan yang berbeza pada pin kawalan (pembanding satu pembanding negatif atau set semula).
Kapasitor harus mengecas sehingga voltannya mencapai voltan pin kawalan. Oleh kerana pengisian kapasitor daya ini, masa nyala dan masa isyarat berubah. Oleh itu, keluarannya mengalami catuan yang berbeza.
Biasanya pin ini ditarik ke bawah dengan kapasitor. Untuk mengelakkan gangguan bunyi yang tidak diingini dengan kerja.
Pin 2. TRIGGER: Pin pemicu diseret dari input negatif pembanding dua. Output pembanding disambungkan ke pin SET flip-flop. Dengan pembanding dua output tinggi kita mendapat voltan tinggi pada output pemasa. Oleh itu, pin pemicu dapat mengawal output pemasa.
Sekarang di sini yang harus diperhatikan adalah, voltan rendah pada pin pemicu memaksa voltan keluaran tinggi, kerana pada input terbalik pembanding kedua. Voltan pada pin pemicu mesti berada di bawah VCC * 1/3 (dengan VCC 9v seperti yang diandaikan, VCC * (1/3) = 9 * (1/3) = 3V). Jadi voltan pada pin pemicu mesti berada di bawah 3V (untuk bekalan 9v) agar output pemasa menjadi tinggi.
Sekiranya pin ini disambungkan ke tanah, output akan sentiasa tinggi.
Pin 6. THRESHOLD: Voltan pin ambang menentukan kapan menetapkan semula flip-flop pada pemasa. Pin ambang diambil dari input positif pembanding1.
Di sini perbezaan voltan antara pin THRESOLD dan pin CONTROL menentukan output pembanding 2 dan logik set semula. Sekiranya perbezaan voltan positif, flip-flop akan diset semula dan output menjadi rendah. Sekiranya perbezaan negatif, logik pada pin SET menentukan outputnya.
Sekiranya pin kawalan terbuka. Kemudian voltan sama dengan atau lebih besar daripada VCC * (2/3) (ie6V untuk bekalan 9V) akan menetapkan semula flip-flop. Sehingga outputnya rendah.
Oleh itu, kita dapat menyimpulkan bahawa voltan pin THRESHOLD menentukan kapan output harus rendah, ketika pin kawalan terbuka.
Pin 7. DISCHARGE: Pin ini diambil dari pengumpul transistor terbuka. Sejak transistor (di mana pin pelepasan diambil, Q1) asasnya disambungkan ke Qbar. Setiap kali ouput rendah atau flip-flop diset semula, pin pelepas ditarik ke tanah. Oleh kerana Qbar akan tinggi ketika Q rendah, jadi transistor Q1 akan dihidupkan sebagai asas transistor mendapat kuasa.
Pin ini biasanya mengeluarkan kapasitor dalam konfigurasi ASTABLE, jadi namanya DISCHARGE.