(blu V FLT, kuning V IN, merah I OUT, hijau V OUT)
Lebihan arus dan litar pintas ke voltan bekalan adalah kejadian paling teruk yang mesti kita hadapi semasa operasi output digital. Dalam kejadian buruk ini, tahap output mesti bertahan dengan menghabiskan semua tenaga yang berkaitan. Selain beban, terhubung ke tahap output, harus dilindungi dari puncak arus yang dapat mencapai nilai yang tidak diharapkan.
Untuk berjaya menguruskan puncak arus yang sangat tinggi semasa litar pintas output ke voltan bekalan, blok had semasa disepadukan pada cip. Akibatnya hanya lonjakan semasa untuk waktu yang singkat yang dibenarkan; hanya masa yang diperlukan untuk campur tangan litar had semasa, sehingga mengurangkan arus keluaran maksimum menggunakan perintang luaran.
Ia sama semasa beban berlebihan. Arus output yang terhad secara dalaman tidak mencukupi; sebenarnya, jika litar pintas atau jangka masa beban berlebihan berlangsung selama ini, kuasa yang hilang ke dalam peranti dan juga ke dalam beban, menjadi penting sehingga menyebabkan pemanasan berlebihan dapat memusnahkan peranti dan / atau beban yang terlibat.
Oleh kerana itu, "blok litar pintas yang tidak disipatif" telah dibina pada cip yang membatasi jangka masa keadaan had saluran yang terlalu banyak. Durasi, yang dinamakan Cut-off current delay time (T Coff,), ditetapkan oleh perintang luaran (R CoD) yang dihubungkan antara pin CoD dan pesawat tanah SGND. Selepas masa ini, saluran berhenti dalam keadaan MATI untuk sementara waktu, dinamakan waktu tunda memulakan semula tahap kuasa (tres), untuk mengelakkan penurunan PCB sekiranya sebilangan besar saluran dalam keadaan beban berlebihan dan untuk mengurangkan tenaga yang mengalir di kedua-dua peranti dan muatan.
Sekiranya semasa T Coff suhu persimpangan saluran yang terlalu banyak mencapai nilai set dalaman (T JSD) blok perlindungan haba persimpangan, satu untuk setiap saluran, matikan saluran. Mereka dimulakan semula hanya apabila Tj kembali di bawah ambang set semula.
Adalah mungkin untuk mematikan "blok litar pintas non-disipatif" yang menghubungkan pin CoD pendek dengan satah tanah SGND, oleh itu hanya perlindungan terma persimpangan yang aktif ke dalam IPS4260L.
(merah V FLT, biru SAYA KELUAR)
Dalam rajah 9 dan 10 bentuk gelombang melaporkan arus keluaran (Iout), dalam satu saluran, dan voltan diagnostik (V FLT) semasa keadaan litar pintas; seperti yang anda lihat dalam kedua-dua angka, arus keluaran, setelah puncak pendek, terhad pada nilai tetap.
Sebagai tambahan, dalam gambar 9, kami melaporkan voltan keluaran saluran yang berkenaan dan voltan input yang mengikuti bentuk gelombang voltan kesalahan kerana pin input IPS4260L digunakan untuk tujuan diagnostik.
Dalam rajah. 10, apabila fungsi "blok litar pintas non-disipatif" dinonaktifkan, kita melihat bahawa memerlukan langkah panjang pertama untuk mencapai penutupan persimpangan termal. Selepas ini saluran yang terlalu banyak dimatikan, jadi keluaran arus terhad. Isyarat diagnostik saluran yang terlalu banyak biasanya tinggi sehingga campur tangan perlindungan terma mematikannya, pada masa itu diagnostik pada pin FLT dan pin input yang relevan menjadi rendah sehingga menandakan campur tangan terma. Operasi normal dimulakan semula apabila suhu persimpangan, T J, kembali di bawah ambang set semula, T JSD - T JHYST, dan kitaran bermula semula.
Kelakuan dengan beban kapasitif
(Vout kuning, Iout biru, Vflt merah)
IPS4260L juga dapat mendorong beban kapasitif tanpa masalah; ia mampu menggerakkan kapasitor dengan kapasitansi yang sangat tinggi. Dalam gambar 11 bentuk gelombang dilaporkan menggerakkan kapasitor 3.3mF / 63V. Oleh kerana kapasitansi yang besar, arus keluaran semasa pengisian kapasitor berada dalam had semasa, sehingga kita tidak melihat arus pengecasan sebenar tetapi arus had yang ditetapkan secara luaran oleh perintang. Selepas T Coofanda dapat melihat campur tangan "perlindungan litar pintas tanpa disipatif", sehingga output daya yang dimuat dimatikan begitu juga dengan beban berlebihan atau litar pintas. Apabila kapasitor hampir sepenuhnya dicas, arus akan berada di bawah had arus yang ditetapkan: ini ditunjukkan dengan jelas pada rajah 13 di mana anda dapat melihat di tengah bentuk gelombang warna biru perubahan mendadak dalam arus pengecasan sehingga mencapai nilai sifar dicas sepenuhnya). Apabila kapasitor output diisi dan anda memberikan voltan rendah pada input, tingkah laku pin OL sesuai dengan kes pendek ke GND, kerana voltan di atasnya. Ini bermaksud dalam keadaan OFF (voltan input rendah) isyarat diagnostik pin OL (biasanya tinggi) menjadi rendah (lihat jadual kebenaran pada rajah 12).
(Vout kuning, Iout biru, Vflt merah)
VI. Kesimpulannya
Suis sisi rendah quad monolitik pintar telah dibentangkan. Suis kuasa pintar baru (IPS) memberikan ketepatan yang lebih baik untuk meminimumkan kehilangan tenaga dan mencegah kesalahan sistem apabila berlaku kerosakan. Kelebihan ini dicapai dengan menggunakan teknologi Multipower-BCD generasi terbaru ST, yang membolehkan had arus beban berlebihan yang dapat diprogramkan untuk mengekalkan keadaan kuasa yang stabil semasa sistem pulih.
Dengan menyediakan penyelesaian bersepadu untuk empat saluran output, IPS4260L juga mempermudah reka bentuk, meningkatkan kebolehpercayaan, dan menjimatkan ruang papan pc. IC saluran quad baru ini adalah tambahan penting untuk portfolio IPS industri ST, yang sudah termasuk peranti sisi tinggi saluran tunggal, dua, quad dan oktal.
Rujukan
"Suis kuasa cerdas sisi rendah IPS4260L Quad," Lembar Data, www.st.com.
"UM2297: Bermula dengan STEVAL-IFP029V1 untuk pemacu sisi rendah quad rendah IPS4260L dengan GUI khusus" Manual Pengguna, www.st.com.
Mengenai Pengarang
Michelangelo Marchese
Jurutera Pemasaran Teknikal Senior
Intelligent Power Switches (IPS) & IO-Link produk
Industrial & Power Conversion Division
STMicroelectronics